La Bnbox !

Créateur de sourires...

Mon compte

S'inscrire

Recherche

Vous êtes ici : Accueil » Atelier Webmaster » Mémo de VHDL » Le langage VHDL

Atelier Webmaster



Sommaire du cours

Mémo de VHDL : Le langage VHDL

Le but de ce mémo est de rappeler de manière concise tout ce qu'il est utile de savoir pour programmer en VHDL. N'hésitez pas à préciser en commentaire les oublis ou les points qui vous semblerez inutiles ou au contraire pas assez détaillés. Bonne lecture bn_big_smile

Types d'objets


Le VHDL admet de nombreux types d'objets et permet la définition de types nouveaux. Voici quelques types existants :

STD_LOGIC

Le type STD_LOGIC : objets représentés sur 1 bit, sur lesquels on peut appliquer toutes les opérations logiques : AND, NAND, OR, NOR, XOR, XNOR, NOT ...
Exemple d'affectation :
Code :
PORT(
    E : IN STD_LOGIC;
    S : IN STD_LOGIC;
);


Valeurs admises pour un STD_LOGIC

Valeur Signification
0 ou L niveau bas
1 ou H niveau haut
Z tri-state = haute impédance
U non initialisé
X initialisé à l'état indéterminé
- sans importance


STD_LOGIC_VECTOR

Le type STD_LOGIC_VECTOR : tableaux à une dimension d'objets de type STD_LOGIC.
Exemple d'affectation :
Code :
PORT(
    E : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
    S : IN STD_LOGIC;
);

On a alors un tableau E : E(0), E(1), E(2) et E(3) de type STD_LOGIC.

INTEGER

Le type INTEGER : objets sur lesquels seront appliqués les opérations arithmétiques élémentaires.
Exemple d'affectation :
Code :
PORT(
    E : IN INTEGER RANGE 0 TO 3;
    S : IN STD_LOGIC;
);

Le domaine de définition d'un INTEGER est en général \mathbb{[} 0,3 \mathbb{]} par défaut.

Opérateurs


Opérateur Opération
+ Addition
- Soustraction
* Multiplication
/ Division
MOD Modulo
REM Reste
= Égalité
/= Différence
< Strictement inférieur
<= Inférieur
> Strictement supérieur
>= Supérieur
& Concaténation
NOT Complément logique
AND ET logique
NAND NON ET logique
OR OU inclusif logique
NOR NON OU inclusif logique
XOR OU exclusif logique
XNOR NON OU exclusif logique
SLL Décalage logique gauche
SRL Décalage logique droite
SLA Décalage arithmétique gauche
SRA Décalage arithmétique droite
ROL Rotation par la gauche
ROR Rotation par la droite

Structure d'une description


Une description est le code décrivant le design, ou fonctionnement, d'un circuit logique (que ce soit une bascule, un afficheur 7 segments, ou je ne sais !).
Structure générale

Une description est toujours articulée autour de 3 rubriques :
  • LIBRARY : énumère les bibliothèques définissant, entre autre, les types d'objets utilisés.
  • ENTITY : définit l'entrée et la sortie du composant.
  • ARCHITECTURE : définit ce que fait le composant (cette définition peut être structurelle ou comportementale).


On insère un commentaire dans le code, c'est-à-dire du texte utile à la compréhension du code mais qui ne sera pas compilé, à l'aide de deux tirets :
Code :
-- Ceci est un commentaire dans le code
Ceci est du code
-- Ceci est un autre commentaire


On peut donc définir un structure générale pour une description
Code :
LIBRARY ieee;   -- Bibliothèque contenant la définition des types STD_LOGIC et STD_LOGIC_VECTOR.
USE ieee.std_logic_1164.ALL;


ENTITY nom_fichier IS    -- Interface du design
PORT(
    <Définition des entrées et des sorties>
    );
END nom_fichier;


ARCHITECTURE archi OF nom_fichier IS    -- Description du design

   <Appel d'un composant déjà créé avec COMPONENT, ou définition de variables intermédiaires avec SIGNAL>

BEGIN

    <Instructions avec éventuellement des PROCESS, et des conditions>

END archi;

Structure de descriptions par l'exemple

L'exemple de description suivant ne fait rien en particulier et comportera certainement des erreurs à la compilation, son but est simplement de référencer toutes les commandes réalisables dans une description.

Code :
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;


ENTITY nom_fichier IS                         -- Fichier nom_fichier.vhdl
PORT(
    E1, E2, E3, E4 : IN STD_LOGIC;            -- Flux entrant
    E5 : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
    E6, E7 : IN INTEGER RANGE 0 TO 3;
    S1, S2, S3, S4, S5, S6 : OUT STD_LOGIC;   -- Flux sortant.
    S7 : OUT INTEGER RANGE 0 TO 6     -- /!\ La dernière ligne du PORT ne finit pas par ; /!\
    );
END nom_fichier;


ARCHITECTURE archi OF nom_fichier IS

COMPONENT nom_fichier_composant   -- Fichier nom_fichier_composant.vhdl préalablement créé
PORT(
    A, B : IN STD_LOGIC;
    RM, SM : OUT STD_LOGIC
    );
END COMPONENT;

SIGNAL N0, NS0, N1, NS1 : STD_LOGIC;           -- Objets intermédiaires
SIGNAL N3, N4 : INTEGER RANGE 0 TO 5;
SIGNAL N5, N6 : STD_LOGIC_VECTOR (4 DOWNTO 0);
SIGNAL sig : STD_LOGIC;      -- Déclaration obligatoire pour travailler sur la sortie

BEGIN

  -- Assignation classique à la sortie
    S0 <= '1';                                 -- On assigne 1 à la sortie S0

  -- Utilisation d'un COMPONENT
    M0:nom_fichier_composant                   -- Première instance du module nom_fichier_composant.vhdl
    PORT MAP (A =>
E1, B => E2, RM => N0, SM => NS0);
    M1:nom_fichier_composant                   -- Deuxième instance du module...
    PORT MAP (A => E3, B => E4, RM => N1, SM => NS1);
    S1 <= N0 OR N1;

  -- Descriptions comportementales
    S2 <= '1' WHEN (E1='1' OR E2='1') ELSE '0';

    PROCESS (E6)  -- Tout ce qui est testé par des IF, ELSE, CASE se trouve dans un PROCESS
    BEGIN
        IF (E6=0) THEN S3 <= E5(0);
        ELSIF (E6=1) THEN S3 <= E5(1);
        ELSIF (E6=2) THEN S3 <= E5(2);
        ELSE S3 <= E5(3);
        END IF;
    END PROCESS;

    PROCESS (E6) -- Même structure que précédement, mais avec if, then, else et non if, then, elsif, else.
    BEGIN
        IF (E6=0) THEN S3 <= E5(0);
        ELSE
            IF (E6=1) THEN S3 <= E5(1);
            ELSE
                IF (E6=2) THEN S3 <= E5(2);
                ELSE S3 <= E5(3);
                END IF;
            END IF;
        END IF;
    END PROCESS;
   
    PROCESS (E6)
    BEGIN
        CASE E6 IS
          WHEN 0 =>
S4 <= E5(0);
          WHEN 1 =>
S4 <= E5(1);
          WHEN 2 =>
S4 <= E5(2);
          WHEN 3 =>
S4 <= E5(3);
          WHEN OTHERS =>
S4 <= "1";     -- Tous les autres cas (facultatif).
        END CASE;
    END PROCESS;

    PROCESS (E5)
    VARIABLE compteur : INTEGER;        -- Objet gérant le comptage de bits à 1
    BEGIN
        compteur:=0;
        FOR I IN 0 TO 3 LOOP            -- I ne doit pas être déclaré


          IF (E5(I)='1') THEN compteur:=compteur + 1;
          END IF;
        END LOOP;
    END PROCESS;

    PROCESS (E6, E7)
    BEGIN
        S5 <= E6 + E7;
    END PROCESS;

    PROCESS(E3, E4)
    BEGIN
        IF E4='1' THEN sig <= E3;        -- La sortie prend l'état de E3
        ELSE sig <= sig                   -- La sortie reste inchangée
        END IF;
    END PROCESS;
    S6 <= sig;

    PROCESS                              -- Ce PROCESS réagira à tous les signaux
    BEGIN
        WAIT UNTIL E4='1';
        sig <= E5;
    END PROCESS;
    S6 <= sig;

    PROCESS (E4)
    BEGIN
        IF E4 'EVENT AND E4='1' THEN sig <= E5;  -- Voir "A ne pas oublier"
        ELSE sig <= sig;
        END IF;
    END PROCESS;
    S6 <= sig;

END archi;

A ne pas oublier
  • Ne jamais mettre de point virgule ( ; ) à la fin de la dernière ligne d'un PORT.
  • Utiliser un PROCESS (A, B) quand A et B (appelés sensibilités du PROCESS) sont testés avec des conditions IF THEN ELSEIF THEN ELSE END IF ou CASE WHEN, ou qu'il y a un calcul arithmétique (ex : A+B).
  • Pour un IF THEN ELSEIF THEN ELSE END IF ou un CASE WHEN, tous les cas possibles doivent être envisagés. Sinon il y aura création d'une fonction registre perturbatrice.
  • cmd 'EVENT AND cmd='1' pour détecter un front montant. cmd 'EVENT AND cmd='0' pour détecter un front descendant.


Et voilà, ce mémo de VHDL est terminé ! Rédiger un mémo c'est assez sympa car c'est plutôt rapide et pas trop prise de tête, mais une question reste tout de même en suspend : est-ce aussi facile à lire ? J'ose espérer que ce modeste résumé vous aura tout de même été utile.

Ailleurs sur la Bnbox

Ailleurs sur la Toile

Mini-tchat

?

hkhoiyhyuohouygkuygkuygkuyg dit : Vuygygiygiuyguiygiuygiuyguiygiuygiuygiuyguygiuyg Hier, 18h38 via Résumé : L'Avare

hihan tergiverse : A Hier, 15h01 via Les avantages et les risque...

hihan déclare : A Hier, 15h01 via Les avantages et les risque...

hihan tergiverse : A Hier, 15h01 via Les avantages et les risque...

hihan scribouille : A Hier, 15h01 via Les avantages et les risque...

hihan griffonne : A Hier, 15h01 via Les avantages et les risque...

hihan griffonne : A Hier, 15h01 via Les avantages et les risque...

hihan chuchote : A Hier, 15h01 via Les avantages et les risque...

hihan déclare : A Hier, 15h01 via Les avantages et les risque...

hihan écrit : A Hier, 15h01 via Les avantages et les risque...

hihan tergiverse : A Hier, 15h01 via Les avantages et les risque...

hihan déclare : A Hier, 15h01 via Les avantages et les risque...

hihan murmure : A Hier, 15h01 via Les avantages et les risque...

hihan griffonne : A Hier, 15h01 via Les avantages et les risque...

hihan griffonne : A Hier, 15h01 via Les avantages et les risque...

hihan dit : A Hier, 15h01 via Les avantages et les risque...

hihan écrit : A Hier, 15h01 via Les avantages et les risque...

hihan s'exclame : A Hier, 15h01 via Les avantages et les risque...

hihan bafouille : Asdasdasdasdasdasdasd Hier, 15h00 via Les avantages et les risque...

5 griffonne : Patate Hier, 15h00 via Les avantages et les risque...

5 déclare : Yo Hier, 15h00 via Les avantages et les risque...

Mike déclare : Which wholesale Jack Youngblood jerseys do you ever buy?
Now this one site for sale: really cheap nba jerseys
Hier, 0h53

Aracelis dit : I have been reviewin online more than two hours today for http://cheapcalgarypaintings.blogspot.com & Bar Nougat, yet I never found any interesting article like yours.
It is pretty worth enough for me. In my opinion, if all site owners and bloggers made good content as
you did, the net will be a lot more useful than ever
before.
Le 22 mars, 21h48

valouuuuu proclame : OUAIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIItop!!!!! Le 22 mars, 21h42 via Résumé - Le Médecin Malgrè ...

nénette gribouille : Médecin malgré lui résumé bien!!!!!!
oreijas goate!!!!!
Le 22 mars, 21h41 via Résumé - Le Médecin Malgrè ...

ta mere déclare : Salut Le 22 mars, 16h39 via Résumé : Andromaque

bebou griffonne : Trop bien le site Le 22 mars, 15h52 via Résumé - Les Fourberies De ...

Tracey écrit : Great place to order fans cheap jerseys by Paypal.
More
Le 22 mars, 9h07

Le copié qui est collé griffonne : Quel école vous? Le 20 mars, 18h00 via Résumé - Les Fourberies De ...

Le copié qui est collé gribouille : Voila tout bn_wink Le 20 mars, 17h59 via Résumé - Les Fourberies De ...

arnaud du 24 scribouille : Trop frais Le 20 mars, 15h31 via Résumé scène par scène - Le...

fff chuchote : 4wt Le 20 mars, 2h27 via Résumé : Andromaque

fff scribouille : W4t Le 20 mars, 2h27 via Résumé : Andromaque

fff tergiverse : Ag Le 20 mars, 2h27 via Résumé : Andromaque

fff déclame : Sga Le 20 mars, 2h27 via Résumé : Andromaque

fff chuchote : Ji Le 20 mars, 2h27 via Résumé : Andromaque

fff gribouille : Ji Le 20 mars, 2h27 via Résumé : Andromaque

fff proclame : Hi Le 20 mars, 2h27 via Résumé : Andromaque

REnnes s'exclame : Blowjob Le 20 mars, 2h17 via Résumé : Andromaque

Aziz griffonne : Test Le 19 mars, 20h37 via Résumé : Le Tartuffe de Mol...

phbu^po murmure : Iupiojùi^p`k$o^àmce Le 18 mars, 10h42 via Résumé scène par scène - Le...

phbu^po murmure : Tuioippi^$ Le 18 mars, 10h42 via Résumé scène par scène - Le...

glires ger tergiverse : III+IV=VII Le 17 mars, 0h31 via Résumé : L'Avare

mini-tchat lol 14 bafouille : Kikou merci beaucoup pour les résumés ca m'as beaucoup aidé Le 16 mars, 20h40 via Résumé : L'Avare

anonyme dit : Dans l'acte 2 scène 5"Il discute, mais finalement, pas de réponse."ils prend un s et discute s'écrit avec ent a la fin " discutent" Le 16 mars, 19h15 via Résumé : On ne badine pas a...

anonyme s'exclame : Dans l'acte 3 scène 2" Maître Blazius essai d'intercepter une lettre de Camille, mais Perdican arrive, il lui prend la LETRE, la lit et en est tout attristé." letre prend 2 t " Lettre" Le 16 mars, 19h04 via Résumé : On ne badine pas a...

la ereture proclame : Pk le livre Les brigands de saint-michel ni sont pas??? Le 16 mars, 7h25 via Recherche

12324 dit : Pourquoi sa finit comme sa ?? Le 15 mars, 21h19 via Résumé : Andromaque

12324 murmure : !!! Le 15 mars, 21h18 via Résumé : Andromaque

12324 bafouille : ... Le 15 mars, 21h18 via Résumé : Andromaque

Publicité



Articles précédents

©Bnbox (Infos) - Cahier de l'élèves - Atelier webmaster - Boîte à Nuts - Bar à Nougat - Plus ou moins valide XHTML 1.0, CSS 2, RSS 2.0
Flux RSS